-
58浏览
-
0点赞
-
0收藏
-
0分享
-
118下载
-
0评论
-
引用
期刊论文
降低B3G系统中MIMO接收机复杂度的方法
北京工业大学学报,2008,34(10):1032~1036,-0001,():
为降低MlM0(多入多出)接收机的FPGA(现场可编程门阵列)实现对资源的消耗.对V-BLAST(垂直贝尔实验室分层空时码)译码算法进行了简化,使用位宽缩减技术减少算法实现所占用的资源,同时利用符号保护截止技术保障定点运算的性能。仿真显示其性能接近于G0lden译码算法,同时复杂度相比酬den译码算法大大降低,对实现方法在xilinx公司的virtexII Pro系列FPGA中的资源使用情况进行了统计,并在B3G TDD(时分双工)实验验证平台上进行了验证.结果表明:该实现方法可用于B3G TDD系统的MIM0接收机的硬件实现。
【免责声明】以下全部内容由[陶小峰]上传于[2010年01月19日 09时54分26秒],版权归原创者所有。本文仅代表作者本人观点,与本网站无关。本网站对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。请读者仅作参考,并请自行承担全部责任。
本学者其他成果
同领域成果