提示
孙义和
-
33浏览
-
0点赞
-
0收藏
-
0分享
-
96下载
-
0评论
-
引用
期刊论文
基于扫描的低测试功耗结构设计1
，-0001，（）：
摘要/描述
在集成电路设计中，面积、功耗和可测性是三个最为重要的优化指标。测试成本正随着集成电路规模的不断增大提高，因此在设计中加入可测性设计的考虑已成为共识。基于扫描的可测性设计方法是目前应用最广泛的方法之一。加入扫描结构可以大大提高电路系统的测试性能，但同时也会给系统的面积、性能、功耗等带来一些负面影响。本文提出了一种考虑低功耗因素的可测性设计方法。计算数据显示，与传统扫描设计方法相比，这种方法在改善系统测试功耗方面具有突出的优势。
【免责声明】以下全部内容由[孙义和]上传于[2005年03月29日 23时13分13秒]，版权归原创者所有。本文仅代表作者本人观点，与本网站无关。本网站对文中陈述、观点判断保持中立，不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。请读者仅作参考，并请自行承担全部责任。
我要评论
全部评论
共 0 条
本学者其他成果
同领域成果
