提出了新一类的变-变长度压缩码，称之为交替与连续长度码。该文在测试序列中直接编码连续的“0”和“1”以及交替变化位的长度，压缩一个预先计算的测试集，无需像其它文章中受限制仅仅编码连续的“0”。这种交替与连续长度码由两部分组成，即交替和连续部分，它的解压体系结构是一个简单的有限状态机并且不需要一个分离的循环扫描移位寄存器。试验结果显示，这种编码能够有效地压缩测试数据，并且更优于Golomb和FDR码对输入数据流中的变化压缩。

根据PLA电路结构的规整性和独特性，提出了一种逆向思维的可测性设计方案，即通过适当的方法把输出端进行输入端化，把或阵列转变成与阵列，并采用了纵向观测技术。经过方案评估得出此方案在不降低故障检测覆盖率的情况下，既使用通用测试集，又减少测试矢量数，还大大节约了附加硬件开销。

提出了一种选择折叠计数状态转移的BIST方案，它是在基于折叠计数器的基础上，采用LFSR编码折叠计数器种子，并通过选定的存储折叠距离来控制确定的测试模式生成，使得产生的测试模式集与原测试集相等。既解决了测试集的压缩，又克服了不同种子所生成的测试模式之间的重叠、冗余。实验结果证明，建议的方案不仅具有较高的测试数据压缩率，而且能够非常有效地减少测试应用时间，平均测试应用时间仅仅是类似方案的4%。

提出了一种基于扫描混合模式的内建自测试的新颖结构1为了减少确定测试模式的存储需求，它依赖一个双重种子压缩方案，采用编码折叠计数器种子作为一个LFSR种子，压缩确定测试立方体的个数以及它的宽度。这种建议的内建自测试结构是完全相容于标准的扫描设计，简单而具有柔性，并且多个逻辑芯核可以共享。实验结果表明，这种建议的方案比先前所公布方法需要更少的测试数据存储，并且具有相同的柔性和扫描相容性。

In this paper a novel architecture for scan-based mixed mode BIST is presented. To reduce the storage requirements for the deterministic patterns it relies on a two-dimensional compression scheme, which combines the advantages of known vertical and horizontal compression techniques. To reduce both the number of patterns to be stored and the number of bits to be stored for each pattern, deterministic test cubes are encoded as seeds of an LFSR (horizontal compression), and the seeds are again compressed into seeds of a folding counter sequence (vertical compression). The proposed BIST architecture is fully compatible with standard scan design, simple and flexible, so that sharing between several logic cores is possible. Experimental results show that the proposed scheme requires less test data storage than previously published approaches providing the same flexibility and scan compatibility.